适用于分布式片上电力架构的CMOS兼容锂离子NEC锂电池

兼容金属氧化物半导体（CMOS）且具备分布式片上电源才能的互补储能电池，是先进体系单片（SoC）开发的关键。但是，目前尚未有此类设备被报道。目前根据分立电池的SoC会集功率架构，装备冗余封装资料和卡片，表现出低能量贮存密度、低能耗功率和集成才能。在此，针对SoC的分布式片上电源开发了兼容CMOS的锂离子电池（CLIB）。阳极和阴极在两片不同的晶圆上制备，晶圆与电解质和分离剂结合形成CLIBs。CLIB的面积容量为3.54毫安时厘米−2能量密度为34.375 mWh cm−3并简化了多传感器SoC与硅孔和再分配层电路的集成。此外，双CLIB分布式电力架构的动力使用功率几乎是会集式电力架构的两倍。

图形摘要

在摩尔事情后年代，传统缩放工艺带来的性能提高趋于平稳。1,2因而，三维（3D）互补金属氧化物半导体（CMOS）单片集成体系（SoC）因其灵活的异构规划、多功用集成和高能耗功率而不断被开发。3,4,5,6例如，智能手机经过高度集成的SoC完成了无线通信、数据处理和导航等多种功用。7,8,9这些才能依赖于来自独立锂离子电池的会集接连电源。10但是，跟着SoC功用和功率需求的添加，分立电池会集的电源变得功率低下。例如，一块5000mAh电池理论上能为智能手机提供约23小时的中等运转时刻，而实践运转时刻仅限于约5小时（见表S1）。11,12这种低能耗功率源于单一电池与SoC中功用芯片/模块之间电转换进程膨胀导致的明显功率转换丢失。与此一起，一款装备冗余封装资料和卡片的独立锂离子电池表现出低能量贮存密度和三维CMOS集成度。因而，具有分布式片上电源功用的高度集成性锂离子电池对于提高动力使用功率和减小高性能SoC的体积分量至关重要。
微型电池在离散集成微体系中经历了从层压薄膜构型到平面数字间规划和杂乱三维架构的逐步演进。13,14,15,16虽然性能和结构功率有所提高，这些开展在很大程度上仍受限于外表贴装架构。近期的制作战略使得集电极、阳极和阴极的序列堆积或同面沉积成为可能，用于构建微电池。17,18但是，阳极或阴极的厚度（体积）或结构因断裂、粘附力及功用资料的形状保持不足而受限，导致容量和能量贮存密度降低。19,20与此一起，这些装置仍保持为未封装的裸电池，21需求额外的封装、卡片和线键衔接以完成片上部署（图S1A）。封装防止电解质走漏，阻断水分和氧气进入，延长储能设备的寿数，线键衔接建立了储能器材卡片与其他微电子芯片/模块引脚之间的电气互连。22,23值得注意的是，封装和线键资料通常占微电池总体积/分量的50%以上，严重降低了体积能量密度（低于30毫安时厘米）−3).24,25为处理这些约束，呈现了替代办法，将集电器改作密封外壳，取代传统的层压金属或袋装封装。26虽然如此，这些演示通常聚焦于器材级封装范式或电极架构优化，最终产生的储能器材仍需选用外表贴装或线键集成技术，以在SoC内建立电气互连，从而完成低集成度、低能量密度和体系可靠性。
更有远景的可集成储能电池制作范式是使用晶圆级单片集成技术进行分层制作和电极结构的垂直堆叠，从而消除额外的卡片和封装。27,28,29这一概念可以经过兼容CMOS的技术完成，在规范晶圆上制作功用结构并将其集成到储能电池中。一起，三维异构积分技术提供电气互连结构，如硅孔（TSV）和再分配层（RDL），完成储能电池与其他微电子芯片之间的现场高密度电气互连，具备高带宽、低推迟和低功耗。30,31,32因而，兼容后CMOS工艺和晶圆级体系集成，选用兼容CMOS的微制作技术完成可充电储能电池的体系级单体集成，将明显提高智能SoC的集成度、能量密度和体系可靠性。
在这里，咱们首次开发了兼容CMOS的晶圆级可充电锂离子电池的单片规划、制作和集成范式。咱们处理了片上储能范畴缺少兼容CMOS的晶圆级锂离子电池架构的挑战，这些架构可以单体集成到SoC中，一起完成分布式按需供电。兼容CMOS的锂离子电池（CLIB）根据富锂锰（LRM）//Si@C电化学体系制作，单节电池容量为2.25毫安时，容量为19.96毫米3硅晶圆腔0.1°C，面积容量为3.54 mAh cm−2体积能量密度为34.375毫瓦时 cm−3根据晶圆键合后的总厚度。此外，在2.0–4.8伏高压工作范围内，CLIB可以稳定驱动多传感器通信SoC，且能量存储模块的分量比传统的刚性印刷电路板（PCB）体系（具有相同功用）减轻了10倍。此外，咱们提出并试验证明，双CLIB分布式电源架构相比传统会集式电源架构，其容量使用功率几乎翻倍，为SoC提供了高度可整合的按需电源（见图S1B）。